设计目的：节制AD电路设计原则和方法 设计任务：设计一个多路AD采样电路，能 够对输入电压进行采样并通过LCD显示采 样电压值 技能指标：AD输入电压范围0.8～2V，超 过此范围显示出错信息。 设计哀求：所设计AD模块能知足EDP试验 箱哀求。能够采集调理模块旗子暗记，并通过 LCD显示采集结果。
AD转换器的紧张技能指标
分辩率（Resolution） 量化偏差（Quantizing Error） 偏移偏差（Offset Error） 满刻度偏差（Full Scale Error） 线性度（Linearity） 绝对精度（Absolute Accuracy） 相对精度（Relative Accuracy） 转换速率（Conversion Rate）
AD转换器的选用原则
AD转换器的位数
AD转换器的转换速率
采样保持器
事情电压和基准电压
接口办法
TLC1543简介
TLC1543是TI公司的多通道、低价格的 CMOS 10位开关电容逐次A/D逼近模数转 换器。采取串行通信接口，具有输入通道 多、性价比高、易于和单片机接口的特 点，芯片内部有一个14通道多路选择器可 选择11个仿照输入通道或3个内部自测电压 中的任意一个进行测试，可广泛运用于各 种数据采集系统。
TL1543参数
分辩率：10位
总的不可调度偏差：±1LSBMax
旗子暗记输入：11个仿照输入通道
内置采样与保持电路
3路内置自测试办法
接口形式：SPI串行数据总线
转换韶光：最大10µS
电源电压：单电源5V
TLC1543管脚图
TLC1543采取20脚DIP封装
TLC1543管脚功能解释
A0 ～A10：11路仿照旗子暗记输入端，仿照旗子暗记输入由 内部多路器选择
REF+：基准电压正（常日为VCC或采取基准电压）
REF-：基准电压负端（常日为地）
/CS：片选端，/CS真个一个低落沿变革将复位内部计数 器同时掌握和使能ADDRESS、I/O CLOCK和DATA OUT。
ADDRESS：串行数据输入端，是一个4位的串行地址， 用来选择下一个即将被转换的仿照输入或测试电压。
DATA OUT：A/D转换结束后三态串行数据输出端。
I/O CLOCK：为数据输入/输出供应同步时钟。
EOC：转换结束端。在第十个I/O CLOCK 该输出 端从逻辑高电平变为低电平并保持低直到转换 完成及数据准备传输。
TLC1543模块事理图
参考电压电路
接口定义与跳线设置
J2：1、2短接（即左边两个脚短接）为AD 供应标准2.5V参考电压，如电压不标准可 以调节电位器WR1；
ADD P2.3
CLK P2.4
D_OUT P2.5
/CS P2.7
AD模块实物图
TLC1543通道地址
软件设计中，应把稳区分TLC1543的11个 仿照输入通道和3个内部测试电压地址。下 表为仿照通道和内部电压测试地址。程序 软件编写应把稳TLC1543通道地址必须为 写入字节的高四位，而CPU读入的数据是 芯片上次A/D转换完成的数据。
TLC1543通道地址
注：Vref+为加到TLC1543REF＋的电压
Vref-为加到TLC1543REF－的电压
TLC1543的软件设计
TLC1543其事情过程分为两个周期：访问周期和采样周 期。事情时CS必须置低电平，CS为电高平时，I/O CLOCK、ADDRESS被禁止，同时DATA OUT为高阻状 态。当CPU使CS变低时，TLC1543开始数据转换，I/O CLOCK、ADDRESS使能，DATA OUT分开高阻状态。 随后，CPU向ADDRESS端供应4位通道地址，掌握14个 仿照通道选择器从11个外部仿照输入和3个内部自测电压 中选通1路送到采样保持电路。同时，I/O CLOCK端输入 时钟时序，CPU从DATA OUT 端吸收前一次A/D转换结 果。
I/O CLOCK从CPU 接管10时钟长度的时钟序列。前4个时 钟用4位地址从ADDRESS端装载地址寄存器，选择所需 的仿照通道，后6个时钟对仿照输入的采样供应掌握时 序。仿照输入的采样起始于第4个I/O CLOCK的低落沿， 而采样一贯持续6个I/O CLOCK周期，并一贯保持到第10 个I/O CLOCK的低落沿。转换过程中，CS的低落沿使 DATA OUT引脚分开高阻状态并起动一次I/O CLOCK的工 作过程。CS的上升沿终止这个过程并在规定的延迟韶光 内使DATA OUT引脚返回到高阻状态，经由两个别系时钟 周期后禁止I/O CLOCK和ADDRESS端。
试验箱管脚定义
