首先我们要明确的是CMOS逻辑IC大致包括两种逻辑，即组合逻辑和时序逻辑。个中组合逻辑是输出仅为当前输入的纯函数逻辑电路类型，紧张包括反相器、缓冲器、双向总线缓冲器、施密特触发器装置、解码器、多路复用器、仿照多路复用器／多路分解器、仿照开关等；时序逻辑是一种其输出取决于先前输入值的顺序，并由当前输入（如掌握旗子暗记触发器、锁存器、计数器、移位寄存器等）掌握的逻辑电路类型。组合逻辑电路与时序逻辑电路的差异表示在输入输出关系、有无存储（影象）单元、构造特点上。
首先我们以几个大略的电路部分为例，来先容组合逻辑电路的基本情形。
1 反相器
组合逻辑运用中比较常见的是反相器（以74VHC04为例），是一种输出（Y）与输入（A）相反的逻辑门，如图1所示。
图1 逆变器的操作
2 缓冲器
缓冲器（例如74VHC244），缓冲器增加驱动能力以增加可连接的旗子暗记线的数量，并实行波形整形。缓冲区不实行逻辑操作，示意图如图2。
图2 缓冲器的操作
3 双向总线缓冲器（收发器）
双向总线缓冲器（收发器），比如74VHC245。双向总线缓冲器（收发器）是一种其I/O引脚可配置为输入和输出以吸收和发送数据的逻辑电路。由于收发器许可通过掌握旗子暗记（DIR）变动旗子暗记方向，以是它沿着总线传输，双向传输数据。图3显示了收发器的运用示例。双向利用总线旗子暗记时，将总线输入和总线输出都通过上拉电阻连接到VCC或GND，以防止在掌握旗子暗记（DIR）切换旗子暗记时输入旗子暗记变为开路（未定义）。切换旗子暗记时请把稳不要将输出与总线输出短路。
图3 双向总线缓冲器的运用示例
我们来看一下图3这个别系的逻辑情形，通过在／G为高电平时变动DIR的值，可以轻松变动A和B引脚的方向。／G为高电平时，变动DIR的值和外部数据的方向。在周期#0，数据从B传输到A。在周期#1，A引脚处于高Z状态。因此，输出数据无效。在周期#2，变动DIR的值和外部数据的方向。在周期#3，启用A和B引脚。然后，输出数据在周期#4开始时保持稳定。在周期#4，数据从A传输到B。详细输入和输出逻辑关系如图4所示。
图4 双向总线缓冲器的逻辑示意
4 施密特触发器
我们再看一个特殊的示例，施密特触发装置（以VHC14为例）。施密特触发装置在两个输入阈值电压之间有一个磁滞带。图5显示了具有输入阈值滞后的施密特反相器的输入和输出波形。对付具有磁滞的IC，正向阈值电压（VP）不同于负向阈值电压（VN）。对付缓慢上升或低落的输入，输入阈值滞后（VH）有助于稳定输出。纵然存在输入噪声或电源或噪声引起的接地反弹的情形下，IC也不会产生缺点输出，除非噪声或反弹超过磁滞宽度。
图5 施密特反相器的输入和输出波形
5 解码器
解码器也是一种范例的组合逻辑电路，我们以VHC138为例进行逻辑解读。解码器将N个编码输入的二进制信息转换为最多2N个独特输出。它常日用于增加端口数量和天生芯片选择旗子暗记。图6显示了3对8解码器（即具有三个输入和八个输出的解码器）的逻辑符号、真值表和时序图。
图6 3对8解码器的逻辑符号和真值表以及时序图
图7则显示如何利用3对8解码器从三个输入（A、B和C）天生八个芯片选择旗子暗记。当A、B和C都为低电平时，只有／Y0输出供应逻辑低电平，以是选择IC0。图7表明，通过三个输入的组合，可以从最多八个芯片中选择任意芯片。超10万种现货元器件，一件也发货，来唯样商城购正品~
图7 3至8解码器的时序图
本日的芝识教室，我们带大家理解了几种范例电路单元的对应逻辑关系，不才面的芝识教室中，我们将连续跟大家分享CMOS逻辑IC的根本知识，敬请期待。
