Apple M1 Ultra 芯片互连背后的技能_半导体_不雅观

文章目录 [+]

来源：内容由半导体行业不雅观察（ID：icbank）编译自tomshardware，感激

专注不雅观察环球半导体最新资讯、技能前沿、发展趋势。
《摩尔精英》《中国集成电路》共同出品，欢迎订阅摩尔旗下"大众年夜众号：摩尔精英MooreElite、摩尔芯闻、摩尔芯球\公众 data-from=\公众0\公众>

Apple M1 Ultra 芯片互连背后的技能_半导体_不雅观 Apple M1 Ultra 芯片互连背后的技能_半导体_不雅观科学

如今，构建高性能微处理器变得越来越棘手，本钱也越来越高，这便是为什么开拓职员必须选择繁芜的封装技能以及针对性能哀求高的运用程序的设计。
苹果承认，要制造其 M1 Ultra 处理器，它必须将两个 M1 Max 系统级芯片领悟在一起，但它没有说它必须利用台积电最前辈的封装技能之一来制造 M1 Ultra。
幸运的是，非官方来源没有苹果那么神秘，并且能够挖掘出有关苹果 UltraFusion 处理器间互连的更多细节，该处理器供应 2.5 TB/s 的带宽。
有媒体宣布称，Apple 的 M1 Ultra 处理器利用TSMC的CoWoS-S（带有硅中介层的芯片上晶圆基板）基于2.5D中介层的封装工艺来构建M1 Ultra。
AMD、Nvidia和富士通等公司利用类似的技能来构建用于数据中央和高性能打算 (HPC) 的高性能处理器。
Apple 的 M1 Ultra 无疑是一个强大的设计。
每个M1 Max SoC 的裸片尺寸为432mm²，因此M1Ultra利用的中介层必须超过860mm²。
这是相称大的，但并非闻所未闻。
AMD 和 Nvidia 利用更大的中介层，其打算 GPU 具有高带宽内存。

我们不知道如何称呼 M1 Ultra。
从技能上讲，这是一个别系级芯片封装，或 SoC IP，但这可能有点拗口，以是我们现在称它为“处理器”。

Apple M1 Ultra 芯片互连背后的技能_半导体_不雅观 Apple M1 Ultra 芯片互连背后的技能_半导体_不雅观科学

（图片来自网络侵删）

但台积电的CoWoS-S并不是这家环球最大的半导系统编制造商在带宽密集型运用中的唯一选择。
一些专家推测，苹果可能会选择台积电的InFO_LSI技能进行超高带宽小芯片集成。
与 CoWoS-S不同，InFO_LSI利用局部硅互连而不是大型且昂贵的中介层。
英特尔的嵌入式芯片互连桥(EMIB) 利用相同的观点。
请记住，Apple 展示了带有大型 I/O 焊盘的 M1 Max die shot，类似于旨在连接到中间芯片确当地互连，因此许多人认为Apple 利用了 InFO_LSI 也就不足为奇了。

但苹果可能坚持利用可能更昂贵的 CoWoS-S 是有缘故原由的。
台积电的 InFO_LSI 于 2020 年 8月正式推出，原定于 2021 年 Q1 完成认证。
与此同时，Apple 的 M1 Max 将于2021 年 Q2 或 Q3 进入量产，因此苹果可能根本没有足够的韶光实现 InFO_LSI。
或者它决定不冒险并坚持利用各种公司广泛利用的有名技能。

DigiTimes表露的另一件事是，Unimicron Technology现在是苹果唯一的ABF基板供应商，由于它是唯一一家能够供应苹果须要的质量和数量的公司。
无论如何，虽然我们现在知道 Apple 利用什么封装技能来实现其 UltraFusion 互连，但我们仍旧不知道它的时钟、总线宽度、功率等，以是请连续关注。

与30万半导体精英一起，订阅您的私家芯闻秘书！
欢迎订阅摩尔精英旗下更多"大众年夜众号：摩尔精英、半导体行业不雅观察、摩尔App\"大众 data-from=\"大众0\"大众>

免责声明：本文由作者原创。
文章内容系作者个人不雅观点，半导体行业不雅观察转载仅为了传达一种不同的不雅观点，不代表半导体行业不雅观察对该不雅观点赞许或支持，如果有任何异议，欢迎联系半导体行业不雅观察。

本日是《半导体行业不雅观察》为您分享的第2977内容，欢迎关注。

晶圆｜集成电路｜设备｜汽车芯片｜存储｜台积电｜AI｜封装