1. 电阻
1.1 薄膜电阻与方块电阻
集成电路的电阻一样平常由扩散或者淀积层形成，常日可以用厚度一定的薄膜作为模型。选个矩形的薄膜，我们就有了这样的一个方块电阻。
材料决定了这个电阻的电阻率为ρ，矩形薄膜的长度为L，宽度W，厚度d，
其电阻值应为 R=ρL/Wd.
做版图设计时ρ和d是定量，我们取长宽各为1，就有了一个方块电阻Rs，于是设计中只要自己掌握长度与宽度，就有了不同阻值的电阻R，打算公式为：
R=RsL/W（Rs单位为欧姆/sq）
那么版图中只要给出长和宽，就得到须要的电阻？且慢，电阻的阻值不能由这个公式大略打算，必须考虑工艺成分和电流特点这些附加成分。
1.2附加成分的电阻版图
光刻的过程会引起氧化层窗口轻微的扩展或紧缩，横向的扩散会导致电阻变宽，打仗孔附近电流的不屈均也会影响阻值，这些须要在版图设计中做调度，才能得到须要的阻值。
版面上布图，图形有拐角是正常的，但电流并不屈均地流过电阻的拐角处，拐角处的方块电阻约为0.56sq；版图的拐角要用调度的公式打算。
电阻版图示例
这里运用了拐角式电阻而非普通电阻的缘故原由：
1）普通电阻L/W不能小于2/1；
2）普通电阻存在连接点，以是电阻值并非均匀分布。
1.3 电阻温度系数
温度的影响在集成电路版图设计中必须考虑，电阻的阻值受温度的影响，电阻温度系数公式为：
R(T)为温度T下的电阻，R(T0)为温度T0下的阻值，TC因此百万分之一每摄氏度为单位的电阻温度系数（TRC）。
2. 电容
用到电容的时候，电容C的逻辑定义是这样的：
Q=CV
个中Q代表施加在导体上的电荷，V代表电荷引起的电势差，C便是常日所称的电容。C实在是电容的比例常数，其数值是由电容的几何和物理参数（极板面积，板间距，极板间电解质参数等等）决定。
集成电路中所有的电容都是平行板电容器（parallel-plate capacitor），它由被称为电极的两块导电平板和一层被称为电介质的绝缘材料构成。
2.1 常见电容的事理及版图
2.1.1. MIM电容
集成电路中最常见的电容，常日由顶层金属Mn以及下一层金属Mn-1构成，因金属层间存在氧化层间隔较远，以是电容值不大。为办理此问题一样平常会在两层金属间引入一层光罩，再用孔（VIA）将上极板与之相连，以是MIM电容实际上是光罩与下极板之间的电容，此时极板间间隔缩短，电容值变大。
2.1.2. MOS电容
如图所示，我们将MOS管的源，漏，衬底和地相连，此时当栅极电压大于阈值电压时，在源漏间便形成沟道，此时栅极----栅氧化层----沟道这样一个电容便形成了。
优点：节省面积，MOS电容可以和MIM电容、MOM电容同时存在，将面积的利用率提高。
缺陷：当栅极电压变革时，MOS电容的大小也会同时改变，以是MOS无法利用在高精度电路中，仿照电路的前端采样更是不可能露面。
2.1.3. MOM电容
利用底层金属M1，M2制作的插指电容，即同层metal边沿之间的寄生电容。
优点：节省面积
缺陷：电容值确定性和稳定性不好
三种电容同时存在的版图
3. 电阻与电容的失落配问题
3.1 失落配的缘故原由----随机变革
所有器件在尺寸和构成上都存在微不雅观的不规则性，于是设计与实际的结果会有偏差。对付一对器件，我们会设计须要的匹配程度。
比如一对10kΩ的电阻，制作后测得电阻为12.47kΩ和12.34kΩ。两实际电阻的比例为1.0105，与预期相差1%，即这对电阻表现出1%的失落配。
常用的失落配参数：
S表示面积为A器件的标准差，m表示面积为A器件的均匀值，k叫做匹配系数，这个系数取决于失落配源。
公式中的m1和m2是每个器件研究参数的均匀值，S1和S2是该参数标准差。
3.2 电容
任意两个电容C1，C2间的失落配为
由此式可以看出当C1=C2时，可以使该式值最小，所以为了减小失落配，该当避免利用大比例的匹配电容。
