CPU已经用上5nm为何DRAM内存依然在10nm踏步？深入分析来了_电荷_单位

新工艺对DRAM本钱影响明显：

DRAM单元尺寸可利用nF2表达，个中n是一个常日在6到8之间的常数，F是工艺技能特色尺寸。
当n=8时，10nm下的单元面积为8 x (10 x 10)=800平方纳米，如果改用7nm尺寸则这一壁积会减少到392平方纳米，节省大约51%的面积。
从而可以在同一晶圆内多容纳近一倍的DRAM芯片。

实际上上面的例子太空想化了，以某内存厂商为例，第一代1xnm级工艺实际相称于17~19nm，第二代1y级工艺相称于14~16nm，一贯发展到第三代1znm级才达到11~13nm，这个过程大约用了四年旁边，可谓是举步维艰。

DRAM臣妾做不到：

DRAM内存的设计可以用1T1C来表达，即一个晶体管和一个存储电荷的电容器。
DRAM单元中的电容器必须足够大以存储可以丈量的电荷。

进一步减少DRAM单元的横向尺寸（长度和宽度）会使电容功能失落效，而降落电容器高度同样不可行：美光DRAM产品高等总监Debra Bell曾表示，在单元电容器缩放中，高度和横向尺寸比率存在寻衅。
个中一个或两个太小会导致电容无法发挥它的浸染，DRAM内存也就无法事情了。

此外，随着单元尺寸的缩小以及阵列中加入更多的单元，字线和位线的相对长度会增加，并影响将电荷放入电容和沿线移动电荷所需的韶光。
终极的结果是DRAM内存在短期内都无法打破到10nm以下工艺，业界估量至少2025年前都是不可行的。
新的打破须要在根本材料或构造设计上做出重大改变，而这并不是可以一挥而就的。